CY7C1565KV18-550BZXC

CY7C1565KV18-550BZXC သည် 72-Mbit QDR® Cypress အီလက်ထရွန်နစ် အစိတ်အပိုင်းများ၏ II+ SRAM Four-Word Burst Architecture (2.5 Cycle Read Latency)။The CY7C1565KV18-550BZXC သည် read port နှင့် write port ပါရှိသော synchronous pipelined Burst SRAM ဖြစ်သည်။ read port သည် read operations အတွက် သီးသန့်ဖြစ်ပြီး write port သည် လုပ်ဆောင်ချက်များကို ရေးသားရန်အတွက် သီးသန့်ဖြစ်သည်။

ဒေတာသည် စာရေးပို့ပေါက်မှတဆင့် SRAM သို့ စီးဆင်းပြီး read port မှတဆင့် ထွက်သည်။ ဤစက်ပစ္စည်းများသည် လိုအပ်သော လိပ်စာ pins အရေအတွက်ကို အနည်းဆုံးလျှော့ချရန် လိပ်စာထည့်သွင်းမှုများကို ကိန်းဂဏန်းများပေးသည်။ သီးခြားစာဖတ်ခြင်းနှင့်ရေးခြင်းပို့တ်များထားရှိခြင်းဖြင့်၊ QDR II+ သည် ဒေတာဘတ်စ်ကို â ှာ့အလှည့်အပြောင်းလုပ်ရန် လိုအပ်မှုကို အပြီးအပိုင်ဖယ်ရှားပေးပြီး ဖြစ်နိုင်ချေရှိသည့်ဒေတာအငြင်းပွားမှုကိုရှောင်ရှားကာ စနစ်ဒီဇိုင်းကိုရိုးရှင်းစေသည်။ အသုံးပြုခွင့်တစ်ခုစီတွင် CY7C1565KV18-550BZXC တွင် 36-bit ဒေတာလွှဲပြောင်းမှု လေးခုပါဝင်ပြီး နာရီနှစ်ပတ်အတွင်း၊

ထုတ်ကုန်အင်္ဂါရပ်များ

ရိုက်ပါ။	အဓိကထုတ်ကုန်အင်္ဂါရပ်များ
CY7C1565KV18-550BZXC	သီးခြားလွတ်လပ်သော ဖတ်ရှုခြင်း နှင့် ရေးသားခြင်း ဒေတာ ပေါက်များကို ခွဲခြားပါ။
	မြင့်မားသော bandwidth အတွက် 550-MHz နာရီ
	လိပ်စာဘတ်စ်ကား ကြိမ်နှုန်းကို လျှော့ချရန်အတွက် စကားလုံးလေးလုံး ဆက်တိုက်ထည့်သည်။
	2.5-clock cycle latency ဖြင့် ရနိုင်ပါသည်။

ကုန်ပစ္စည်းအကြောင်းအရာ

CY7C1565KV18 is1.8-V synchronous pipelined SRAM သည် QDR II+ ဗိသုကာနှင့် တပ်ဆင်ထားသည်။ QDR II ဗိသုကာနှင့်ဆင်တူသည်၊ QDR II+ ဗိသုကာတွင် သီးခြား port နှစ်ခုပါဝင်သည်- memory array ကိုဝင်ရောက်ရန် read port နှင့် write port တို့ဖြစ်သည်။ read port တွင် read operations များကို ပံ့ပိုးရန် သီးခြား data output များ ရှိပြီး write port တွင် write operations များကို ပံ့ပိုးရန်အတွက် သီးခြား data input များ ပါရှိပါသည်။

အတိမ်အနက်ကို ချဲ့ထွင်ခြင်းသည် ဆိပ်ကမ်းတစ်ခုစီကို လွတ်လပ်စွာ လုပ်ဆောင်နိုင်စေသည့် ဆိပ်ကမ်းရွေးချယ်မှုများဖြင့် ပြီးမြောက်သည်။ synchronous input များအားလုံးသည် K သို့မဟုတ် K input clocks မှ ထိန်းချုပ်ထားသော input registers များမှတဆင့်ဖြတ်သန်းသည်။ ဒေတာအထွက်များအားလုံးသည် K သို့မဟုတ် K ထည့်သွင်းမှုနာရီများဖြင့် ထိန်းချုပ်ထားသော အထွက်စာရင်းများမှတဆင့် ဖြတ်သန်းသွားပါသည်။ ရေးသားမှုများကို on-chip synchronous self-timed write circuitry ဖြင့် လုပ်ဆောင်သည်။